GPU/CPU/内存芯片制造核心界面工程挑战 (续)175. 类型：界面工程领域：用于7nm以下节点晶体管源漏接触的金属-半导体（硅/硅锗）肖特基势垒高度精准调控数学分析：在先进节点，源漏接触电阻 Rc​成为性能瓶颈。对于n型硅，需要低功函数金属（如钪、钇）以降低电子肖特基势垒高度 ϕBn​。根据理想肖特基-莫特规则，ϕBn​=ϕM​−χS​，其中 ϕM​为金属功函数，χS​为半导体电子亲和能。实际中，因费米能级钉扎，需通过插入超薄介质层（如SiO₂、Al₂O₃，厚度 tint​∼0.3−0.5nm）和掺杂（磷浓度 ND​1×1020cm−3）来调制。隧道概率 T∝exp(−22m∗ϕB​​tint​/ℏ)。目标：将比接触电阻率 ρc​降至 5×10−9Ω⋅cm2，对应 ϕBn​0.1eV。数学方程式及参数列表：比接触电阻率：ρc​=(∂V∂J​​V=0−1​，对于热电子发射，ρc​∝exp(kTqϕB​​)。有效势垒：考虑镜像力降低和隧穿。参数列表：ρc​：比接触电阻率（目标 5×10−9Ω⋅cm2）ϕBn​：有效