简介《RTD2775QT/RTD2795T/QT 硬件使用手册 HW CheckList》面向显示器驱动板、接口扩展与硬件设计验证人员围绕HDMI、DVI、DisplayPort等高速接口的电路配置与设计检查展开适合在原理图评审、PCB布局和调试排错阶段对照使用。压缩包内为1个PDF文件约1.58MB内容以硬件检查清单和注意事项为主便于按接口模块快速查阅。已有1168人学习说明其在相关硬件工程场景中具有一定参考价值。文档覆盖DDC-CI串阻、HPD热插拔检测、DDC SCL电压、DP AUX通道上下拉与串容、TMDS交换规则、GPIO应用电压及四层板设计要求等要点并提示音频功能、电源关闭引脚状态等易错项。读者可据此逐项核对接口连接、器件选型和PCB约束减少兼容性与可靠性问题。1. 一份 CheckList 能省下多少返工RTD2775QT/RTD2795T/QT 硬件使用手册里的 HW CheckList说白了就是一张把接口电平、上拉阻值、电源域、GPIO 耐压全部固定下来的签核表。它要解决的不是「会不会画原理图」而是板子打回来之后那类最难查的故障HDMI 插上没反应、DP 认不到屏、耳机一拔主控复位、开机背光闪一下再黑屏。示波器量半天最后发现是一颗 100K 下拉没上件。这套清单适合做多接口显示驱动板、商用显示主板、广告机方案的硬件工程师也适合拿接口电路当课程设计或毕设题目的同学——它把「凭经验画图」变成「按条目签核」。下面按接口链路、通道设计、GPIO 与电源、排查、验收几段拆开每一段都能直接对着原理图和 PCB 打勾。2. HDMI 与 DVI 接口链路从连接器到 Scaler 的必查项HDMI 这一侧的坑八成集中在「电平」和「方向」两件事上。电平指的是 DDC 那条 5V 供电路径上的压降方向指的是 HPD 到底是 IC 推出去还是外面拉进来。这两件事在原理图上都只有一两根线改起来一分钟量起来一整天。2.1 HPD 与 Cable DetectOpen Drain 与 100K 下拉的硬性约束HDMI 连接器的 Pin 11 被定义为 HDMI CABLE Detect用来判断线缆是否插到位。原理图上要给这个 Pin 单独拉一条网络到 Scaler别为了少走一根线把它并到 HPD 上——两者的时序含义不一样HPD 是设备告诉源端「我准备好了」Cable Detect 是板子告诉固件「有线插进来了」合并之后热插拔的中断会重复触发。DVI/HDMI 的 Hot-plug pull high 电阻用 1K ohm。这个 1K 是灌电流和上升沿之间的折中阻值太小源端 5V 直接灌进 3.3V 域长期老化会伤 IO阻值太大长线缆的容性负载把上升沿拖慢HPD 识别滞后主机重新握手的次数变多。1K 是手册给出的平衡点不要凭手感改。真正容易翻车的是下面这两条同时成立HDMI HOTPLUG 一定要选 OpenDrain GPIO5V tolerance并且 pull 100K to GND。OpenDrain 保证 IC 侧只拉低、不主动推高避免和源端的 5V 顶牛100K 下拉保证 IC 掉电时 HPD 是一个确定的低电平而不是浮空。很多板子在整机上电时能跑一进 powersaving 就认不到信号问题就在这——IC 断电了HPD 浮空源端误判成设备拔掉。D2 的 HPD 必须接 PIN14D3 的 HPD 也必须接 PIN14指的是各自通道组内的第 14 脚。这条在改版时最容易被顺手挪走挪到普通 3.3V 引脚上实验室里跑一天没事进高温老化箱就开始间歇性掉信号。/* HPD 引脚初始化OpenDrain 板上 100K 下拉禁止内部推挽 */ typedef struct { uint8_t port; /* GPIO 端口 */ uint8_t pin; /* 通道组内的 PIN14 */ uint8_t mode; /* 必须 GPIO_MODE_OD只拉低不推高 */ uint8_t pull; /* 关闭内部上下拉下拉由板上 100K 完成 */ uint8_t tol; /* TOL_5V掉电状态下仍耐受 5V */ } hpd_cfg_t; static const hpd_cfg_t hpd_table[] { /* D2 通道 HPD落在这组复用的 PIN14 上 */ { GPIO_PORT_D, 14, GPIO_MODE_OD, GPIO_PULL_DISABLE, TOL_5V }, /* D3 通道 HPD同样落在本组 PIN14不要挪到别的脚 */ { GPIO_PORT_D, 14, GPIO_MODE_OD, GPIO_PULL_DISABLE, TOL_5V }, };三个参数各自对应一条硬约束mode关掉推挽输出pull关掉内部电阻tol保留 5V 耐受。三者缺一个功能可能正常但过不了 CTS 里的热插拔循环测试。另外顺带提醒一句第 3 章讲的 DP Hot Plug 用的是完全相反的接法100K 落地、上拉不上件把 HDMI 这套 1K 上拉照抄到 DP 上是最典型的踩坑方式。2.2 DDC 通道SCL 电平、二极管选型与 0 欧姆串阻DDC 是 EDID 的搬运通道速率不高但对电平极其敏感。HDMI DDC SCL 在 HDMI CTS 里规定 high level 不得低于 4.5V这一条直接卡死了整条供电路径5V 经过二极管接到 HDMI_5V二极管的压降就在这一步吃掉裕量。所以 5V 与 HDMI_5V 之间接的那颗二极管要选顺向偏压小的器件比如 BAT54CW正向压降约 0.2V5V 减掉 0.2V 还剩 4.8V留 0.3V 给连接器接触电阻和线缆。换成普通 0.7V 压降的开关管输出直接掉到 4.3VCTS 测试仪一量就挂而且这种失败在现场表现为「换个显示器就好了」最难扯皮。DDC 线路上还要留一个 0 欧姆串阻位专门用来对付 DDC-CI 问题。某些主机在协商瞬间对 SCL/SDA 呈现低阻串一个 0 欧姆先跑通真出问题时换成几十欧姆抑制振铃不用割线飞线。这就是硬件版的后悔药成本为零位置一定要预留。SCALER 侧的 DDC本质是 I2C电气参数是 VIH 2.0V、VIL 0.8V。这两个数字决定了上拉阻值的上限总线电容大的板子上拉别一路往上堆堆到 10K 以上上升沿就软了。手册里另有一条「GPIO pull high 电阻不要超过 10K」是同一个道理。Input 的 DDC/AUX 不能 SWAPD0 进来的 DDC 要接 DDC0D3 进来的要接 DDC3不可接给其他组。固件里 EDID 的读取是按通道索引去取对应 I2C 控制器的硬件接错组读回来的就是隔壁通道的 EDID表现是「插 D3 显示的是 D0 的分辨率」。外挂 HDMI Switch 时还要注意 EEPROM 的选型选支持 segment read 的 EEPROM不要用 24C02A0 由 GPIO 控制D3 的 EDID_SEL 要接到 normal block 的 GPIO 上VCCK OFF 区域是受限的接过去在省电模式下就选不中。项目约束值关键说明DDC SCL 高电平≥ 4.5VHDMI CTS 强制量测点在连接器侧5V→HDMI_5V 二极管BAT54CWVF ≈ 0.2V压降直接吃掉电平裕量SCALER DDC VIH / VIL2.0V / 0.8V上拉阻值上限由这条推出来DDC 串阻0Ω预留位应对 DDC-CI可换阻值不割线GPIO 上拉≤ 10K含 DDC 的 OD 上拉通道映射D0→DDC0D3→DDC3禁止跨组否则读错 EDID另外DIGITAL DDC PORT 的 PIN74-77、PIN212-215 只有 GPI 和 Open Drain 两种能力没有 Push Pull 设定。配置寄存器时找不到推挽选项是正常的不要以为是工具链版本问题。2.3 TMDS 差分对交换规则与高速线上的 ESD 禁区TMDS 给了布线相当大的自由度但每一条自由度都对应一个必须同步打开的开关。TMDS0 与 TMDS2 可以交换对应TMDS_BR_SWAPTMDS pair 的 P 与 N 可以交换对应TMDS_PN_SWAPTMDS CLK 的 P 和 N 相位相同可以任意接不需要对应 INPUT。硬件改了走线、软件没置位结果就是花屏或者干脆黑屏而且这种花屏有迷惑性——低分辨率下可能完全正常一上 4K 就雪花。外挂两个以上 HDMI 连接器时各个 CEC pin 需要短路互连HDMI CTS 定义要求互连阻抗小于 5 ohm。CEC 是单线总线多个口不互连主机只能控制其中一个口另一个口的设备在待机联动上就是失联状态。高速信号上不要留 ESD 零件直接从线路上删掉。这是血泪经验参考设计常在 TMDS 上挂一排 ESD 阵列到了 6G 速率寄生电容把眼图压塌量的时候还以为是走线阻抗没控好换了三版叠层才发现是那几颗器件。通道能力也要在原理图阶段就定死D0、D1 走 DisplayPort 1.2D2、D3 走 HDMI 2.0MHL 2.2。外挂 HDMI Switch 的场合请统一用 D3 这个 HDMI Port。Pin 216TMDS_REXT用 12KΩ、1% 精度的电阻下拉到 GND精度必须 1%它是内部终端匹配的基准电流来源用 5% 的电阻眼图高低电平会明显不对称。/* TMDS 通道交换开关必须与 PCB 实际走线一一对应 */ #define TMDS_BR_SWAP 0 /* 0: TMDS0/TMDS2 默认顺序 1: 两组对调 */ #define TMDS_PN_SWAP 0 /* 0: P/N 默认 1: 所有对 P/N 对调 */ /* TMDS CLK 的 P/N 相位相同硬件任意接无需对应宏 */ /* 通道能力绑定和板上实际接口类型一致 */ #define CH_D0_DP12 1 /* D0/D1 DisplayPort 1.2 */ #define CH_D2_HDMI20 1 /* D2/D3 HDMI 2.0 MHL 2.2 */ /* TMDS_REXTPin216 对地 12K 1%此处仅作分配记录 */ #define TMDS_REXT_OHM 12000TMDS_BR_SWAP和TMDS_PN_SWAP是成对使用的改一个不改另一个等于只修了一半。这两个宏建议直接写进板级配置头文件和 PCB 版本号绑在一起改板必须同步改版本号。最后一条硬指标INPUT 如果要支持 DP 5.4G 或 HDMI 6GPCB 必须设计成四层板这一点在第 3 章讲 MST 时还会再出现一次。3. DisplayPort 与 eDP 通道AUX 偏置、Lane 排序与上电时序DP 和 eDP 的检查项比 HDMI 更细因为它多了一套带极性的 AUX 通道和一套分组固定的 eDP TX。这一章我按「AUX 偏置 → 热插拔与供电 → eDP 双组通道 → 层叠」的顺序走顺序本身也是调试时的排查顺序。3.1 DP AUX 的偏置网络与 100nF 交流耦合AUX-CHP 要 1MΩ 上拉到 3.3VAUX-CHN 要 1MΩ 下拉到 GND。这个不对称偏置是 DP 规范里 idle 状态的定义两条都做反或者只做了上拉忘了下拉链路训练就过不去。这两颗 1M 电阻的位置也有讲究要靠近连接器一侧不要放到 IC 旁边否则中间那段走线在插拔瞬间容易捡到共模噪声。AUX Channel 进 Scalar 之前串 100nF0.1uF做直流隔离。这一颗电容是防两端的共模电平互相拉扯缺了它某些主机在待机唤醒时会把 AUX 电平顶到不正常的位置表现是「先黑屏几秒再出画面」。另外在 AUX 的 P-N 之间、靠近 IC 端预留一个 68pF 位置实际贴 33pF这是给共模噪声留的调节位不贴也能过功能但过 EMI 的时候它就是唯一的调节手段。Aux-Channel 的 P-N 不可 Swap。这一点和 TMDS 完全相反TMDS 可以换 P/NAUX 不行因为 AUX 是有极性的单向 Manchester 编码。原理图上最好把 P/N 用不同颜色的网络标签标出来避免布线时顺手对调。做 DP MST 的机型AUX 的偏置要改AUX P 下拉 100KAUX N 上拉 100K和单口时的接法不同。此外 box-to-box receptacle connector 的 CONFIG1 和 CONFIG2 两颗引脚要用 1MΩ 弱下拉到地Upstream 和 Downstream 两侧都一样。信号偏置要求位置要求AUX-CHP1MΩ 上拉到 3.3V靠近连接器AUX-CHN1MΩ 下拉到 GND靠近连接器AUX 串联电容100nF进 Scalar 之前AUX P-N 间电容预留 68pF贴 33pF靠近 IC 端MST 模式 AUX P下拉 100K与单口接法不同MST 模式 AUX N上拉 100K与单口接法不同CONFIG1 / CONFIG21MΩ 弱下拉收发两端都要3.2 DP 热插拔与 Pin20 供电的浪涌控制DP 的 Hot Plug 要留一个 100K 落地电阻Pull High 电阻不可上件串阻串 100 ohm。这套接法和 HDMI 的 1K 上拉正好相反把 HDMI 的电路照抄过来DP 端会一直认为设备在位主机不发起重新训练表现为「插上就有画面拔了画面还在」。串阻 100 ohm 是为了抑制插拔瞬间的振铃阻值不要随意加大大了会把上升沿拖坏。每个 DP 连接器的 PIN20 必须对外供 3.3V、500mA而且不可直接与 SCALER 的 3.3V 共用。原因是 DP 8.5 的 inrush 测试会把 PIN20 短路对地来测浪涌电流要求小于 12A。共用同一条电源轨这个短路电流会直接冲到 Scaler 的 3.3V 上一测就超。稳压电容建议挂在 2.2uF 以下——这条和「多堆电容更稳」的直觉是反的电容越大短路瞬间的放电峰值越高。Cable Detect 的接法分两种连接器标准 DP 用 connector 的 pin 1610K 上拉到 3.3Vmini DP 用 pin 14同样 10K 上拉到 3.3V。这两个 pin 号不要混用混用的结果是标准口插 mini 线时检测不到。D0 或 D1 如果是 DP那么 DP_SINK_ASS_P、DP_SINK_ASS_N 和 DP_CABLE_DETconnector pin 16一定要接到 IC 的 GPIO 上。这三根线是 DP 侧判断下游设备接入状态的依据接到 IO expander 上是不行的——expander 的输入带 100K 弱上拉会把电平拉到错误的判决区间这一点在第 4 章讲 IO 扩展时还会展开。/* DP 通道检测相关引脚必须是 IC 本体的 GPIO不可经 IO expander */ typedef struct { uint8_t signal; /* CABLE_DET / SINK_ASS_P / SINK_ASS_N */ uint8_t port; uint8_t pin; uint16_t ext_pull; /* 板上外部上拉单位 ohm0 表示无 */ } dp_det_t; static const dp_det_t dp_det_table[] { /* 标准 DP 连接器 pin16 作为 cable detect外部 10K 上拉到 3.3V */ { DP_SIG_CABLE_DET, GPIO_PORT_B, 6, 10000 }, /* SINK_ASS 差分两根同样直连 GPIO不经 expander */ { DP_SIG_SINK_ASS_P, GPIO_PORT_B, 7, 0 }, { DP_SIG_SINK_ASS_N, GPIO_PORT_B, 8, 0 }, };ext_pull记录板上实际贴的上拉值调试时对着这张表量电压一眼就能看出是漏件还是阻值错。signal用枚举而不是裸数字是为了让固件里判断逻辑和硬件表对得上号。3.3 eDP TX 双组通道与 Panel 上电时序这颗 IC 没有 LVDS 输出只有 eDP 和 V-by-One 两种输出形态所以走 eDP 屏的时候没有第二条路可退。eDP HBR2 的 4 LANE 接第一组 eDP TX。eDP TX 的 AUX 和 HPD 有第一组和第二组之分不可任意交换。PIN143、144、145 推 eDP PANEL 的 AUX2 与 HPD2PIN146、147、148 推 AUX1 与 HPD1。这两组的区别在双屏或者屏加转板的机型上会体现出来接反了副屏点不亮主屏却完全正常很容易误判成屏本身的问题。eDP TX 的 lane 与 AUX channel 一定要串电容 100nF这是为了避免 PANEL 端没串电容导致两端直流电位不一致。同时 eDP 这一侧不接 pull high 和 pull low和 DP 输入端的偏置要求正好相反。这两条放在一起记DP 输入要偏置eDP 输出要隔离方向不同电路也不同。有些面板原厂只给一根 HPD。这种时候把 SCALER 的 DP TX_HPD_1 和 DP TX_HPD_2 短接后接到这根 HPD 上同时在板上预留 HPD1、HPD2 的 0 欧姆切断位方便后续换成双 HPD 的屏时改回来。V-by-One 这边如果 PANEL 只有 4 LANE接 VTX0 到 VTX3。VB1 的 HTPDN 和 LOCKN 波形要实际量一遍这两个信号反映的是链路锁定状态波形不对时画面会间歇性闪。/* eDP TX 通道换序开关只有 Panel 端走线确实做了换序才打开 */ #define _PANEL_DPTX_1_1_LANE_SWAP 0 /* 1: 4lane 时 LANE0-3 LANE3-02lane 时 LANE0-1 LANE1-0 */ #define _PANEL_DPTX_1_1_LANE_PN_SWAP 0 /* 1: 所有 lane 同时 P/N 对调0P0N1P1N... 0N0P1N1P... */这两个宏只影响第一组 eDP TX和 HDMI 侧的TMDS_PN_SWAP是两套独立配置改板时不要一起改。_PANEL_DPTX_1_1_LANE_SWAP在 4 lane 和 2 lane 下的换序规则不同配置前先确认屏的 lane 数。3.4 层叠与 MST什么时候必须上四层板INPUT 要支持 DP 5.4G 或者 HDMI 6GPCB 必须设计成四层板这条前面提过一次这里给出完整判断依据。另外机种如果需要 DP MST就一定得做四层板因为 DP IN 和 DP OUT 都是 5.4G两套高速走线要在同一块板上共存两层板的地平面根本铺不开。MST 还有两个连接器层面的坑一是 MST connector 的 DP IN 和 DP OUT 引脚定义不同不能当成同一个连接器画两遍二是 4 LANE 走线不可穿插 GND走线要短尽可能不超过 11cm。穿插地线会让差分对的参考平面断裂11cm 这条线是经验值超过之后眼图开始明显收敛。4. GPIO 分组与电源域把耐压等级和 Power Tree 一起签核接口画完只是第一步真正决定这块板能不能过认证、能不能长期稳定的是 GPIO 的耐压分级和电源树。这两块内容看着琐碎但每一条后面都对应一个具体的失效场景。4.1 GPIO 耐压分级与不能用的引脚手册把 GPIO 的耐压分成三档这三档的差别是排查时的第一判据耐压等级含义典型用途5V tolerance even when power-offIC 无电源时可承受 5VHPD、EDID_WP5V tolerance even when power-onIC 必须有电时才可承受 5V部分输入检测脚3.3V tolerance只可承受 3.3V普通控制脚、ADC掉电耐压和上电耐压是两件事前者对应整机 standby 时外部设备还插着的场景。HPD、EDID_WP 这类要接外部设备的脚必须按最高一档选。GPIO 当 input 使用时不可输入负电压。最典型的就是耳机侦测HP_DET 在拔除耳机的瞬间会产生负压GPIO 只可承受 -0.3V负压过高还会影响旁边的 GPIO。解决办法是 HP_DET 先经一颗 NMOS 反相再接入 IC 的 GPIO用晶体管把负压挡在外面。这条不做表现是「耳机拔插几次之后旁边的按键开始失灵」。几个专用引脚的占用关系要提前理清PIN94 到 PIN97 如果设定成 ADC就只有 3.3V 耐压没有 5V 耐压而且这是 5bit ADCPIN209、210、211 是 3.3V 耐压PIN80、83、86 的电源一定要接 POWER不能悬空FLASH_WP 只可以用 PIN190SPI BLOCK 的 PIN153 到 PIN157 一旦开启 SPI 功能就都不能当 GPIO 用。PIN109 到 PIN117 这组要特别注意如果固件开启了 audio 功能就不可并用 MCU 的 GPIO 控制脚位因为这组脚会有 1.65V 的偏置电压。反过来如果要用 GPIO 或 I2SDAC support 必须关掉。PIN143 到 PIN166 在 powersaving 和 poweroff 状态下会 floatingVCCK OFFPIN109 到 PIN117 设定成 GPIO 时同样会 floating接在这两组上的控制信号必须确认外部有确定的下拉否则省电模式下会误动作。还有几条零散但致命的PWM0 到 PWM5 无重复使用CEC 可以设定成 GPIO模式可选 GPI、OD、PushPullHDMI HOTPLUG 一定要选 OpenDrainDIGITAL DDC PORT 的 PIN74-77 和 PIN212-215 只有 GPI 与 Open DrainPIN74、PIN75 在 AC on 时的 initial GPIO pinshare 是 AUX因此 VCCK_OFF_EN、DDR_PW_EN 这些暂态信号必须避开 AUX 脚位各个控制脚在 initial state 的 high/low 准位要确认避免开机瞬间误动作重点看 panel power、BL_EN、LED、Mute 这几根。/* 开机初始电平表防止上电瞬间背光闪、屏误上电 */ typedef struct { uint8_t pin; uint8_t init_level; /* 0: 低 1: 高必须与电路上的外部下拉一致 */ uint8_t note; /* 用途 */ } boot_state_t; static const boot_state_t boot_table[] { { PIN_PANEL_PWR, 0, 0 }, /* 屏电源先关等时序到位再开 */ { PIN_BL_EN, 0, 0 }, /* 背光使能默认关避免白屏闪 */ { PIN_LED_STBY, 1, 0 }, /* 待机灯默认亮 */ { PIN_MUTE, 0, 0 }, /* 静音默认关避免 pop 声 */ };这张表要在原理图评审时就填完不能等固件同事来问。每一个init_level都要和电路上的外部上下拉对得上对不上就会出现「上电瞬间背光闪一下」这种玄学现象。未使用的 GPIO 至少留 2 个拉 test point未使用的 DDC channel 也拉出来做 debug。这不是浪费板面积是给后期改版留后门。IO 扩展方面I2C 加 INT 可以扩 8 路 GPIO建议接 PCA9554 或 PCA9555默认配置成 GPI。要注意的是如果 PCA9554/PCA9555 配置成输入内部会有一个 100K 的弱上拉到它的 VDD所以千万不要把 DPx_SINK_ASS_N、DPx_SINK_ASS_P 接到 IO expander 上——弱上拉会把差分判决电平拉偏。4.2 Power TreeDC/DC 效率、Bead 与反馈点IC 的电源域分 3.3V、1.1V、1.8V 几组建议全部用 DC/DC效率比 LDO 好得多热量也好控。1.1V_OFF 和 1.8V 的 EN 接 GPIO进入 powersaving poweroff 时会被关掉这一条要在时序表里体现。电压值上有两个硬门槛QHD165/QHD180 的 VCCK_ON 和 VCCK_OFF 电压必须大于等于 1.13VRTD2795QT、RTD2795TH 这类 overclocking 型号同样要求 VCCK_ON 与 VCCK_OFF 大于等于 1.13V。VCCK_OFF 的 1.本文还有配套的精品资源点击获取