简介本资源是北京迅为电子推出的i.MX6ULL终结者开发板官方裸机使用手册V1.0面向嵌入式初学者、裸机开发实践者及ARM Cortex-A7架构学习者系统解决从硬件认知、寄存器操作到安全规范落地的实操问题。手册首章即深入剖析Cortex-A7运行模式如SVC、IRQ、USR等与寄存器组结构含R0–R15功能划分辅以开发板使用注意事项、售后维修政策、技术支持范围及资料获取方式等实用模块内容兼具理论深度与工程指导性。资源为单文件PDF格式大小14.05MB结构完整、图文清晰适合作为裸机编程入门核心参考。目前已有258人学习下载读者可直接获取权威的硬件启动流程说明、寄存器级操作要点、防误操作安全指引及迅为官方技术对接渠道显著降低学习门槛与开发试错成本。1. 裸机手册不是说明书而是 ARM 架构的「启动黑匣子解剖图」为什么一份 PDF 能让 Cortex-A7 从断电状态跑出第一个 LED 闪烁你手里的这份《北京迅为i.MX6ULL终结者开发板裸机使用手册-v1.0.pdf》表面看是“怎么点灯”的操作指南但真正值钱的是它把 Cortex-A7 这颗芯片从完全断电、寄存器全零、PC 指向未知地址的物理死寂状态一步步拽进可执行代码世界的全过程——不依赖 BootROM 自动加载不调用任何操作系统服务甚至不连串口调试器也能跑通。这不是教你怎么用工具链而是在复现 ARMv7-A 架构最底层的「信任根建立」逻辑从上电复位向量Reset Vector开始到设置 SVC 模式栈、禁用 MMU/Cache、配置 GIC 中断控制器、手动使能 GPIO 时钟门控……每一步都在和芯片手册IMX6ULLRM.pdf逐字对齐。很多人翻到第三章“第一个汇编实验”就以为学会了裸机却没意识到LED 亮起的那一刻你已经亲手完成了 ARM 处理器启动流程中所有不可绕过的硬件初始化契约。这份手册的价值正在于它把芯片厂商藏在 Reference Manual 里、用几十页英文描述的隐式约束翻译成了可逐行编译、可单步验证、可反向推导的 C 与汇编混合实现。它不是模板而是把 i.MX6ULL 的启动 ROMBootROM行为逆向工程后用人类可读方式重写的「最小可信执行环境」蓝图。2. Cortex-A7 启动态为什么 reset 后 CPU 不直接执行你的 main()而必须先跳进 SVC 模式ARMv7-A 架构的启动不是“开机即运行”而是一场精密的模式切换仪式。i.MX6ULL 上电后BootROM 首先接管控制权完成基本 PLL 锁频、内部 RAM 初始化等动作最后将 PC 指向用户指定的启动地址通常是 SD 卡或 eMMC 的 0x400 开始区域。但此时 CPU 并非处于 User 模式——它强制进入SVCSupervisor模式这是整个裸机世界的第一道铁律。2.1 SVC 模式裸机世界的唯一合法“管理员席位”Cortex-A7 定义了 7 种处理器模式但只有 SVC、IRQ、FIQ 等特权模式才能访问系统控制协处理器CP15、修改 CPSR 寄存器、操作内存管理单元MMU。User 模式被硬件硬编码为只读权限连读取当前模式位都做不到。手册第 12 页明确指出“复位后处理器自动进入 SVC 模式且此模式下 R13SP和 R14LR为独立物理寄存器避免与其他模式栈冲突”。这意味着你写的第一个汇编文件start.s里那句.globl _start _start: ldr sp, 0x80000000 设置 SVC 模式栈顶内部 SRAM 起始 bl main 跳转到 C 函数绝不是随便选个地址——0x80000000是 i.MX6ULL 内部 OCRAMOn-Chip RAM的物理基址大小仅 128KB。这里必须放栈因为BootROM 执行完后不会为你初始化任何栈空间若在 User 模式下尝试push {r0-r3}CPU 直接触发 Undefined Instruction 异常UND 模式而你还没配置 UND 向量表系统当场锁死SVC 模式下的 SPR13是独立寄存器不会被 IRQ 中断打断时覆盖。提示i.MX6ULL 的 OCRAM 地址范围是0x00900000–0x0091FFFF128KB但手册推荐使用0x80000000是因该地址映射到 AXI 总线上的 OCRAM 别名区访问延迟更低。实际工程中若需更大栈空间必须手动启用 DDR 并重映射 SP这正是手册第九章“主频和时钟配置”的前置条件。2.2 CPSR 寄存器如何用 32 位二进制开关关闭整个世界的“保护壳”Cortex-A7 的 CPSRCurrent Program Status Register是裸机初始化的总控开关。手册第 16 页列出其关键位域Bit 7 (I)IRQ 中断屏蔽位1屏蔽Bit 6 (F)FIQ 中断屏蔽位1屏蔽Bit 5–4 (M[1:0]模式位10011 SVC 模式Bit 29 (A)异步异常屏蔽1屏蔽 SErrorBit 30 (E)数据端序0小端i.MX6ULL 固定小端在start.s中你会看到这样的关键指令mrs r0, cpsr 读取当前 CPSR 到 r0 bic r0, r0, #0x1f 清除低 5 位模式位 orr r0, r0, #0x13 设置为 SVC 模式0b10011 0x13 msr cpsr_c, r0 写回 CPSR仅更新控制域_c 后缀注意msr cpsr_c中的_c后缀——它表示只更新 CPSR 的控制域Control field而不影响条件标志位N/Z/C/V。这是裸机编程的血泪经验若误用msr cpsr, r0全写入会清空 ZZero标志位导致后续cmp r0, #0; beq label永远跳不过去。手册第 22 页强调“MSR 指令必须配合域选择后缀否则可能破坏 ALU 状态引发不可预测分支”。2.3 异常向量表为什么你的中断服务函数必须放在 0x00000000 或 0xFFFF0000ARM 架构规定当发生复位、未定义指令、SWI、预取中止等异常时CPU 会硬件强制跳转到固定地址执行代码。i.MX6ULL 支持两种向量表位置低端向量0x00000000默认需关闭 VBAR高端向量0xFFFF0000需配置 CP15 的 VBAR 寄存器手册第 144 页的“中断向量表”图显示复位向量Reset Vector占据向量表首项偏移 0x00而 IRQ 向量在偏移 0x18。但关键陷阱在于BootROM 在跳转到用户代码前已将 VBAR 设为 0x00000000且未告知用户。因此你的vector.s文件必须严格按如下结构排布.section .vectors, ax .global _vectors _vectors: b reset_handler 0x00: Reset b undef_handler 0x04: Undefined instruction b swi_handler 0x08: Software interrupt b prefetch_abort 0x0C: Prefetch abort b data_abort 0x10: Data abort b reserved 0x14: Reserved b irq_handler 0x18: IRQ b fiq_handler 0x1C: FIQ若你把irq_handler标签放在别处或.vectors段未链接到0x00000000CPU 触发 IRQ 时会跳到随机内存地址大概率执行垃圾指令后锁死。这就是为什么手册第六章“创建裸机工程”要求在link.lds中强制指定SECTIONS { . 0x00000000; .vectors : { *(.vectors) } .text : { *(.text) } ... }注意i.MX6ULL 的 BootROM 默认从 SD 卡启动时会将前 32KB0x00000000–0x00007FFF拷贝到 OCRAM 执行。因此向量表必须位于这个区间内否则拷贝后地址错乱。手册第 77 页工程目录结构中startup/目录的存在正是为隔离向量表与应用代码。3. GPIO 控制的本质不是“写寄存器”而是“说服时钟树给外设供电”点亮 LED 看似只需GPIO1_DR | (1 3)但手册第 27 页“i.MX6ULL GPIO 分析”揭示了一个残酷事实在你写 GPIO 数据寄存器DR之前必须先让 GPIO 模块的时钟跑起来而要让时钟跑起来又得先配置 CCGRClock Control Gate Register要配置 CCGR还得先确保 AHB/APB 总线时钟已使能。这是一个典型的“鸡生蛋”问题而手册用三张原理图P31、P32、P38把它拆解成可验证的步骤链。3.1 CCGR 寄存器i.MX6ULL 时钟门控的“物理开关阵列”i.MX6ULL 的时钟系统采用分层门控设计。手册第 118 页的“时钟系统框图”显示CCGR0–CCGR6 共 7 个 32 位寄存器每个 bit 控制一个外设模块的时钟使能。例如GPIO1 模块由CCGR5[13:12]控制0b00时钟关闭默认复位值0b01时钟开启半速率0b11时钟开启全速率0b10保留因此点亮 LED 前必须执行// 使能 GPIO1 时钟全速 CCGR5 | (3 12); // 3 0b11但这里埋着第一个深坑CCGR 寄存器位于 AHB 总线上而 AHB 总线时钟本身也受 CCGR0 控制手册第 132 页明确要求“在配置任何外设 CCGR 前必须先使能 AHB_ROOT_CLKCCGR0[0]和 IPG_CLKCCGR0[1]”。这意味着你的初始化函数必须按严格顺序void clock_init(void) { // Step 1: 使能 AHB/IPG 总线时钟 CCGR0 | (3 0); // CCGR0[1:0] 0b11 // Step 2: 使能 GPIO1 时钟 CCGR5 | (3 12); // Step 3: 使能 IOMUXC引脚复用控制器时钟 CCGR6 | (3 12); // GPIO1 依赖 IOMUXC 配置引脚功能 }若顺序颠倒写CCGR5时 AHB 总线无时钟该写操作直接被忽略——LED 永远不亮而你查寄存器发现CCGR5的值还是0x00000000百思不得其解。3.2 IOMUXC引脚复用的“物理层协议翻译器”i.MX6ULL 的每个 GPIO 引脚如 GPIO1_IO03实际连接着 8 个不同功能模块UART、I2C、PWM、GPIO 等。手册第 31 页“IO 引脚配置”强调“必须通过 IOMUXC_SW_MUX_CTL_PAD_寄存器将引脚功能选择为 GPIO 模式否则写 GPIO_DR 无效*”。以 GPIO1_IO03对应开发板 LED0为例其复用寄存器地址为0x020E0068手册 Table 13-1。你需要写入// 将 GPIO1_IO03 配置为 GPIO 功能ALT5 IOMUXC_SW_MUX_CTL_PAD_GPIO1_IO03 5;但这里还有第二个陷阱IOMUXC_SW_MUX_CTL_PAD_寄存器的值只是“功能选择”还需配置 IOMUXC_SW_PAD_CTL_PAD_寄存器设置电气属性**如驱动强度、压摆率、上下拉。手册第 32 页给出 LED0 的完整配置// 设置 GPIO1_IO03 为 GPIO 模式ALT5 IOMUXC_SW_MUX_CTL_PAD_GPIO1_IO03 5; // 配置电气参数22kΩ 下拉100MHz 速率20mA 驱动 IOMUXC_SW_PAD_CTL_PAD_GPIO1_IO03 (0 0) | // PUE: Pull Enable (0disable, 1enable) (1 2) | // PUS: Pull Select (0100kΩ, 122kΩ) (1 3) | // PKE: Pull Keeper Enable (1enable) (1 6) | // DSE: Drive Strength (120mA) (0 12); // SRE: Slew Rate (0slow, 1fast)若漏掉PKE1引脚默认浮空LED 可能微亮或闪烁若DSE0默认 2mA驱动电流不足LED 亮度极低——这些现象在手册第 40 页“LED 原理分析”中均有电路图佐证。3.3 GPIO_DR 与 GPIO_GDIR方向寄存器才是真正的“第一道闸门”很多初学者以为GPIO1_DR | (13)就能点亮 LED却忽略了GPIO1_GDIRGPIO Direction Register的存在。手册第 32 页明确“GPIO_DR 的读写行为取决于 GDIR 中对应位GDIR[x]0 时 DR[x] 为输入读取引脚电平GDIR[x]1 时 DR[x] 为输出写入驱动电平”。因此正确流程是// Step 1: 设置 GPIO1_IO03 为输出模式 GPIO1_GDIR | (1 3); // Step 2: 输出低电平LED 共阳低电平点亮 GPIO1_DR ~(1 3);若先写DR再写GDIR在GDIR生效前的瞬间DR[3]实际是输入状态写操作无效更糟的是若GDIR[3]0输入时执行GPIO1_DR | (13)CPU 会读取引脚当前电平可能是高阻态再与13或运算结果不可预测。提示i.MX6ULL 的 GPIO 模块有 32 个数据位但并非所有位都物理存在。手册 Table 13-2 明确列出 GPIO1 只有 IO00–IO15 共 16 个有效引脚。若你误操作GPIO1_DR | (120)硬件会静默忽略——既不报错也不生效这是最隐蔽的“玄学” bug 来源。4. 常见问题排查那些让你熬夜到凌晨三点、最后发现是手册第 38 页一行小字的坑裸机开发没有错误提示只有沉默的失败。以下是基于手册内容和真实踩坑经验总结的 5 个高频致命问题每一条都对应手册中某处不起眼的说明。4.1 现象烧写后 LED 完全不亮串口无任何输出原因BootROM 未正确加载你的程序。i.MX6ULL 默认从 SD 卡启动但要求 SD 卡 FAT32 分区的第一个扇区512 字节必须是符合 i.MX6ULL 格式的 IVTImage Vector Table。手册第 44 页“编译 LED 汇编程序”提到“必须使用 imxdownload 工具生成 .bin 文件该工具自动添加 IVT 头和 DCDDevice Configuration Data”。若你直接arm-linux-gnueabihf-objcopy -O binary led.elf led.bin生成的 bin 缺少 IVTBootROM 会跳过加载CPU 停在复位向量执行b reset_handler但你的reset_handler根本没被拷贝到 OCRAM。解决严格使用手册提供的imxdownload脚本位于资料包tools/目录它会注入正确的 IVT 结构含 entry point、DCD 地址、self point 等字段。4.2 现象LED 闪烁频率远高于预期如 1Hz 程序变成 100Hz原因GPT 定时器延时函数使用了错误的时钟源。手册第 215 页“GPT 定时器简介”指出“GPT 模块时钟源可选 ipg_clk_root528MHz或 ipg_clk66MHz默认为 ipg_clk_root”。若你在gpt_delay_init()中未显式配置CCM_CSCMR1[GPT_CLK_SEL]位GPT 会以 528MHz 运行GPT_CR[ENMOD]计数周期远小于预期。解决在定时器初始化前强制设置时钟源为ipg_clk66MHzCCM_CSCMR1 ~(3 26); // 清除 GPT_CLK_SEL[1:0] CCM_CSCMR1 | (1 26); // 设置为 ipg_clk (66MHz)4.3 现象按键例程中长按按键触发多次中断原因未处理按键抖动Debounce。手册第 101 页“按键输入原理”明确“机械按键按下/释放时存在 5–20ms 机械抖动必须软件延时消抖”。但第十章“GPIO 中断例程”只实现了中断注册未包含消抖逻辑。若在key_irq_handler中直接gpio_clear_irq_flags()后立刻处理抖动会导致同一按键事件触发 3–5 次中断。解决在中断服务函数中加入 20ms 延时用 GPT 定时器或改用“中断状态机”方式首次中断触发后禁用 GPIO 中断启动定时器20ms 后在定时器中断中读取按键状态并重新使能 GPIO 中断。4.4 现象烧写新程序后旧程序仍在运行原因SD 卡缓存未刷新或 BootROM 从 eMMC 启动而非 SD 卡。手册第 74 页“编译下载”提醒“i.MX6ULL 启动设备由 BOOT_MODE[1:0] 引脚电平决定开发板默认为 SD 卡启动但若 BOOT_MODE 引脚被意外短路可能切到 eMMC”。若你往 SD 卡烧写新程序但 CPU 实际从 eMMC 启动自然运行旧代码。解决用万用表测量开发板上BOOT_MODE1和BOOT_MODE0引脚电压应为 0V/0V 表示 SD 卡启动烧写后执行sync命令确保 SD 卡缓存写入或拔卡重插。4.5 现象串口打印乱码如~但波特率计算无误原因UART 模块时钟源配置错误。手册第 118 页时钟树显示UART1 时钟源为uart_clk_root其分频系数由CCM_CSCDR1[UART_CLK_PODF]控制。若该寄存器未初始化复位值为 0即不分频uart_clk_root频率可能高达 80MHz导致波特率误差超限。手册第 62 页“编译烧写验证”隐含要求“必须先调用 clock_init()再初始化 UART”。解决在uart_init()前确保CCM_CSCDR1已配置正确分频比如CCM_CSCDR1 | (7 0)表示 8 分频使uart_clk_root 80MHz / 8 10MHz。5. EPIT 定时器为什么裸机世界需要两个独立的“秒表”GPT 与 EPIT 的设计取舍i.MX6ULL 集成了两套独立定时器GPTGeneral Purpose Timer和 EPITEnhanced Periodic Interrupt Timer。手册第 192 页称 EPIT 为“增强型周期中断定时器”但没说透它为何存在——GPT 已足够通用为何多此一举答案藏在芯片设计者的取舍里EPIT 是为“确定性实时响应”而生的硬件加速器而 GPT 是为“灵活可配置”而生的通用外设。5.1 EPIT 的核心优势单寄存器触发 硬件自动重载EPIT 最大特点是其寄存器设计极度精简。手册第 195 页列出 EPIT 主要寄存器EPIT_CR控制寄存器使能、时钟源、中断使能、重载模式EPIT_LR加载寄存器计数器溢出后自动重载此值EPIT_CMPR比较寄存器可选用于匹配中断EPIT_CNR计数器寄存器只读关键在于EPIT_CR[ENMOD]位当设为 1 时EPIT 在计数到 0 后自动重载EPIT_LR值并继续计数无需 CPU 干预。这意味着一个EPIT_LR 0x1000001048576的配置在 24MHz 时钟下可产生精确1048576 / 24000000 ≈ 43.69ms的周期中断中断服务函数只需清中断标志EPIT_SR[OCIF]1无需重写EPIT_LR整个周期完全由硬件保证CPU 即使在处理其他中断也不会影响 EPIT 计时精度。对比 GPT手册第 215 页其GPT_CR[ENMOD]仅控制是否启用溢出后需 CPU 手动写GPT_IR清标志并重写GPT_OCR加载新值——这引入了至少 10–20 个时钟周期的不确定性延迟。5.2 EPIT 的硬件限制为什么它不能做“毫秒级精准延时”EPIT 的代价是灵活性。手册第 192 页注明“EPIT 仅支持单一时钟源ipg_clk_root默认 66MHz或 ipg_clk66MHz不支持分频”。这意味着最小计数单位 1 / 66MHz ≈ 15.15ns若需 1ms 延时EPIT_LR 6600066MHz × 0.001s但若需 1.001msEPIT_LR 66066误差仅 0.001ms ——看似完美真相是EPIT 计数器是 32 位但EPIT_LR写入后需经 2 个时钟周期才生效手册 Section 11.2.2。若你在EPIT_CR[EN]1后立即写EPIT_LR计数器可能已从 0 开始计数导致第一次溢出时间不准。手册第 200 页“编译及运行”建议“必须在EPIT_CR[EN]0时写EPIT_LR再置 1 使能”。更致命的是EPIT无捕获Capture功能无法测量外部脉冲宽度无 PWM 输出引脚不能直接驱动电机中断仅有一种溢出不支持输入边沿触发。这些正是 GPT 的强项。所以手册第十一章用 EPIT 做“系统滴答”第十三章用 GPT 做“按键消抖延时”是硬件能力与软件需求的精准匹配。5.3 一个反直觉的设计EPIT 的“停止计数”为何要两次写寄存器手册第 195 页 EPIT_CR 寄存器定义中EN位bit 0控制使能但奇怪的是要彻底停止 EPIT必须先写EPIT_CR 0再写EPIT_CR (11)仅设置 SWR 位。这是因为 EPIT 的复位逻辑SWRSoftware Reset位为 1 时会强制计数器归零并清除所有状态但EN位仍保持原值若直接EPIT_CR 0EN被清零但计数器可能卡在中间值下次使能时从非零值开始计数。实测代码如下手册未明说但源码可验证// 正确停止 EPIT EPIT_CR 0; // 先清空所有位 EPIT_CR (1 1); // 再触发软件复位SWR1 while (EPIT_CR (1 1)); // 等待 SWR 自动清零 // 错误仅 EPIT_CR 0计数器状态残留 EPIT_CR 0; EPIT_LR 0x100000; // 下次使能时从残留值开始计数 EPIT_CR | (1 0); // EN1但初始计数值错误这解释了为什么手册第 200 页“编译及运行”强调“每次重新配置 EPIT 前必须执行软件复位”。这不是多余步骤而是硬件设计者为保证状态机一致性强加的契约。6. 从手册到源码为什么“裸机工程目录结构”是理解 i.MX6ULL 启动流程的终极地图手册第六章“创建裸机工程”看似只是教你怎么建文件夹但其目录结构project/→startup/→drivers/→app/实则是把 i.MX6ULL 启动流程拆解为可验证的物理层级。我曾用这份结构反向解析过 NXP 官方 SDK 的启动代码发现它与手册完全同源——这证明手册不是教学幻灯片而是芯片原厂工程师的实战笔记。6.1 目录即架构每个文件夹对应启动流程的一个物理阶段手册第 77 页的工程目录结构本质是启动流程的时空切片project/ ├── startup/ # 物理层CPU 复位后执行的第一段代码向量表、栈初始化、模式切换 │ ├── start.s # 复位入口设置 SVC 栈关闭中断跳转 main │ └── vector.s # 异常向量表必须位于 0x00000000 ├── drivers/ # 外设层与硬件模块一一对应的驱动clock.c, gpio.c, uart.c │ ├── clock.c # 配置 CCGR、CCM建立时钟树 │ ├── gpio.c # 操作 IOMUXC、GPIO_GDIR、GPIO_DR │ └── gpt.c # GPT 定时器初始化与延时 ├── app/ # 应用层业务逻辑led.c, key.c, beep.c │ ├── led.c # 调用 drivers/gpio.c 点亮 LED │ └── main.c # 系统入口调用 clock_init() → gpio_init() → led_on() └── Makefile # 构建规则强制链接顺序startup/ → drivers/ → app/关键洞察在于startup/目录的代码必须用汇编.s因为 C 运行时CRT尚未建立drivers/必须用 C因为需复杂寄存器操作app/是纯业务可自由选择语言。手册第 87 页“编译及运行”要求Makefile中LDFLAGS指定-T link.lds而link.lds的第一行SECTIONS { . 0x00000000; }正是把startup/vector.s的.vectors段钉死在物理地址 0x00000000——这是硬件强制的不是软件约定。6.2 link.lds链接脚本才是裸机世界的“宪法”手册未单独讲link.lds但在第六章、第九章、第十一章的编译步骤中反复出现。这份脚本定义了程序在内存中的绝对布局是裸机与操作系统最大的分水岭。典型link.lds如下ENTRY(_start) /* 指定入口符号为 _start */ SECTIONS { . 0x00000000; /* 从物理地址 0x00000000 开始 */ .vectors : { *(.vectors) } /* 向量表必须在此 */ . ALIGN(4); .text : { *(.text) } /* 代码段 */ . ALIGN(4); .rodata : { *(.rodata) } /* 只读数据 */ . ALIGN(4); .data : { *(.data) } /* 初始化数据 */ . ALIGN(4); .bss : { *(.bss) *(COMMON) } /* 未初始化数据 */ . ALIGN(4); _end .; /* 定义 _end 符号供 C 代码清 BSS 用 */ }其中. 0x00000000是铁律但新手常犯的错是认为ENTRY(_start)就是程序起点却忘了_start标签必须在startup/start.s中定义且该文件必须第一个被链接。若Makefile中$(OBJS)顺序写成app/main.o startup/start.o链接器会把main.o的_start当作入口而main.o里根本没有向量表——CPU 复位后跳到main.o的任意位置执行垃圾指令。手册第 77 页要求Makefile中OBJS startup/start.o startup/vector.o drivers/clock.o ...正是为保证startup/目录对象文件排在最前。这是用构建系统 enforce 硬件规范的典范。6.3 从手册到真实芯片如何用这份 PDF 验证 NXP 官方参考手册手册的价值最终体现在它能否成为你阅读 NXP 官方《IMX6ULLRM.pdf》的“解码器”。例如手册第 118 页“i.MX6ULL 时钟系统”图与官方 RM Chapter 10 “Clock Controller Module” 完全对应但手册用中文标注了关键寄存器偏移CCM_CCGR0→0x020C4068CCM_CSCMR1→0x020C4074CCM_CSCDR1→0x020C4080而官方 RM 只写“Offset: 0x068”新手根本找不到。更关键的是手册第九章“主频和时钟配置例程”的clock_init()函数每一行代码都能在 RM 的寄存器描述表中找到依据CCM_CCR[PLL1_BYPASS] 0→ RM Table 10-11 “CCR Register”CCM_CBCDR[PERIPH_CLK_SEL] 1→ RM Table 10-22 “CBCDR Register”这意味着当你在 RM 中看到 “Write 0x1 to bit 25 of CCM_CSCMR1 to select ipg_clk for GPT” 时手册已帮你翻译成CCM_CSCMR1 | (1 25)并告诉你这个操作必须在CCM_CCGR0使能之后。从那以后本文还有配套的精品资源点击获取