简介面向嵌入式开发初学者与STM32入门工程师的引脚功能速查文档围绕ARM Cortex-M3内核的STM32F103RCT6系统梳理各引脚的可配置功能与典型用途帮助读者在硬件连线、外设选型和寄存器配置时快速定位所需信息。资源包共1个docx文件约14KB内容按GPIO、复用功能、ADC/DAC、外部中断、时钟及JTAG/SWD调试引脚分类展开每类均给出功能说明与按键检测、串口通信、模拟采集、波形生成、程序烧写等应用场景并附总结性配置建议。已有2465人学习下载适合作为数据手册之外的入门导读与项目开发中的随手查阅材料便于对照官方文档进一步实践。1. 引脚不是“接线柱”一颗 Cortex-M3 芯片如何把 64 个物理脚变成几百种功能很多人第一次看 STM32F103RCT6 的引脚表会觉得它像一张密密麻麻的电话号码簿同一只脚在表里出现三四次每次挂一个不同的外设名。直觉上会以为“引脚功能”就是查表接线接对了就能跑。真正上手才发现接对了线程序里不把复用功能打开、不把时钟使能、不把 GPIO 模式配对外设照样一声不吭。这背后的机制是STM32 的引脚不是固定功能的硬件通道而是一层可编程的“路由矩阵”物理脚、GPIO 寄存器、复用功能映射、外设时钟四者必须同时对齐信号才通得过去。搞懂这层路由你才能解释为什么同一个 USART 换一对脚就通、为什么 ADC 读出来永远是 4095、为什么 SWD 烧一次就再也连不上。这篇就按“物理脚 → GPIO → 复用映射 → 外设”的顺序把这条链路拆开讲透。2. GPIO 与复用功能同一只脚为什么能“变身”2.1 从物理焊盘到寄存器一只脚内部到底串了什么把一只引脚从外到内拆开常见的实现思路是四层结构最外层是焊盘和 ESD 保护二极管往内是上拉/下拉电阻网络再往内是输出驱动级推挽或开漏最内层才是真正决定“这只脚听谁的”的输入/输出选择开关。这个选择开关由 GPIO 端口寄存器里的 CNF 和 MODE 位控制每只脚占 4 个配置位16 只脚正好塞满两个 32 位寄存器 CRL 和 CRH。关键在于当 MODE 配成“输出”且 CNF 配成“复用功能推挽”时输出驱动级的输入不再来自 ODR 寄存器而是来自片上外设的输出信号线输入侧同理外设的输入信号线会绕过 ODR 直接读到引脚电平。也就是说“复用”不是软件模拟而是在硅片里换了一根信号线的源头。这解释了为什么复用功能一旦开启你往 ODR 写值对引脚毫无影响——那根线已经被切走了。/* 以 PA9 配置为 USART1_TX 复用推挽输出为例寄存器级写法 */ /* CRH 管 PA8~PA15每脚 4 位CNF[1:0] MODE[1:0] */ /* PA9 对应 CRH 的 bit[7:4] */ #define GPIOA_CRH (*(volatile uint32_t *)0x40010804) #define RCC_APB2ENR (*(volatile uint32_t *)0x40021018) void pa9_as_usart1_tx(void) { RCC_APB2ENR | (1 2); /* 使能 GPIOA 时钟不开时钟写寄存器无效 */ RCC_APB2ENR | (1 14); /* 使能 USART1 时钟外设本身也要供电 */ GPIOA_CRH ~(0xF 4); /* 先清空 PA9 的 4 位配置 */ GPIOA_CRH | (0xB 4); /* 1011CNF10 复用推挽MODE11 输出 50MHz */ }这段代码里有两个容易被忽略的点。第一RCC_APB2ENR要同时打开 GPIOA 和 USART1 两路时钟只开 GPIO 时钟时寄存器能写进去、引脚也有电平但外设内部逻辑没上电TX 线上不会有任何波形这是新手最常见的“配置全对却不输出”。第二0xB这个值不是随便凑的CNF10 表示复用功能推挽输出MODE11 表示最大 50MHz 翻转速度。如果配成 CNF00 的通用推挽输出引脚会老老实实输出 ODR 的值USART 的波形根本出不来。2.2 复用映射表为什么同一外设散落在不同端口STM32F103RCT6 的复用功能不是“一个外设固定一组脚”而是通过 AFIO 模块做重映射。以 USART1 为例默认在 PA9/PA10重映射后可以搬到 PB6/PB7。这个设计的动机很实际64 脚封装里外设数量远多于引脚数量如果每个外设都独占一组脚封装根本装不下。于是芯片厂商把“外设信号线”做成一张交叉开关表由 AFIO_MAPR 寄存器里的重映射位决定哪几条物理脚接到哪个外设。这里有个血泪经验重映射不是免费的。开启重映射后原来那组默认引脚并不会自动变回普通 GPIO它们仍然被外设占用只是信号不再从那里出。更麻烦的是重映射位一旦置位必须先把外设时钟关掉才能安全改写否则可能出现半个时钟周期内信号源切换的毛刺。常见的实现思路是在初始化最早期、任何外设启动之前就把 MAPR 定死运行期不再动它。#define AFIO_MAPR (*(volatile uint32_t *)0x40010004) #define RCC_APB2ENR (*(volatile uint32_t *)0x40021018) void usart1_remap_to_pb6_pb7(void) { RCC_APB2ENR | (1 0); /* 使能 AFIO 时钟改 MAPR 前必须开 */ AFIO_MAPR | (1 2); /* USART1_REMAP1TX/RX 搬到 PB6/PB7 */ /* 此后 PA9/PA10 不再输出 USART1 信号需按普通 GPIO 重新配置 */ }参数说明AFIO_MAPR的 bit2 是 USART1 重映射位置 1 生效改这一位之前RCC_APB2ENR的 bit0AFIOEN必须为 1否则写入被忽略且不报错——这种“写了没反应”的静默失败排查起来最耗时间。2.3 输入模式的四种脾气浮空、上拉、下拉、模拟同样是“输入”GPIO 给了四种模式选错不会报错只会让读数变得玄学。浮空输入下引脚是高阻态悬空时读数随机跳变接按键必须外加上拉或下拉电阻上拉/下拉输入则把内部 30k~50k 的电阻接到 VDD 或 GND省掉外部电阻但阻值偏大长线或强干扰环境下抗不住。模拟输入是第四种它把施密特触发器整个旁路掉让引脚直接连到 ADC 采样网络——这一步如果忘了配ADC 读到的永远是接近满量程的固定值因为数字输入缓冲把模拟信号削成了方波。我一般会这么理解这四种模式浮空是“什么都不管”上下拉是“给个默认倾向”模拟是“把数字电路请出去”。按键检测用上拉输入配下降沿中断是最稳的组合ADC 采集必须显式配成模拟输入且采集期间不要再对该脚做任何数字读写。3. ADC 与时钟引脚模拟域和时钟域为什么最容易翻车3.1 ADC 引脚的“模拟输入”不是可选项STM32F103RCT6 的 ADC 是 12 位逐次逼近型参考电压通常取 VDDA。它的采样保持电路对输入阻抗有要求源阻抗越大采样电容充电越慢转换结果越偏离真实值。数据手册给出的建议是源阻抗控制在几十千欧以内超过就得加运放缓冲。很多开发者直接把一个 100k 电位器接到 ADC 脚上读数在小电压段严重非线性还以为是芯片精度问题其实是采样窗口内电容没充满。更隐蔽的坑在引脚配置。ADC 通道对应的引脚必须先配成模拟输入CNF00、MODE00此时数字输入缓冲关闭引脚漏电流降到纳安级。如果误配成浮空输入数字缓冲的输入电容和漏电流会叠加到模拟信号上读数偏低且随温度漂移。这个错误在示波器上看不出来只有对比“配模拟”和“配浮空”两组读数才会发现差异。/* PA0 作为 ADC1_IN0 的完整前置配置 */ #define GPIOA_CRL (*(volatile uint32_t *)0x40010800) #define RCC_APB2ENR (*(volatile uint32_t *)0x40021018) void pa0_as_adc_input(void) { RCC_APB2ENR | (1 2); /* GPIOA 时钟 */ RCC_APB2ENR | (1 9); /* ADC1 时钟 */ GPIOA_CRL ~(0xF 0); /* 清 PA0 配置位 */ /* CNF00 MODE00模拟输入模式数字缓冲关闭 */ }注意MODE00在这里不是“输入速度 0”而是模拟模式的一部分编码和普通输入的 MODE00 含义不同取决于 CNF 的取值。这种“同编码不同语义”的设计在参考手册里分散在两章读的时候要对照看。3.2 外部晶振引脚负载电容和起振裕量时钟引脚分两组OSC_IN/OSC_OUT 接主晶振通常 8MHzOSC32_IN/OSC32_OUT 接 32.768kHz 低速晶振给 RTC 用。主晶振经过 PLL 倍频到 72MHz是整个系统的心跳。这里最常见的翻车是负载电容选错晶振标称负载电容 12pF实际焊了 22pF起振变慢甚至在低温下不起振。负载电容的计算要考虑 PCB 走线寄生电容常见做法是取标称值减去 3~5pF 再对半分到两端。另一个容易被忽略的点是外部晶振起振失败时芯片不会报错而是自动回落到内部 8MHz RC 振荡器继续跑。程序照常运行只是所有基于 SysTick 的延时都偏了串口波特率也跟着错。这种“能跑但全错”的状态比直接死机更难查。稳妥的做法是在时钟初始化后读 RCC_CR 的 HSERDY 位确认外部晶振真的稳定了没稳定就进错误处理别让它悄悄降频。3.3 时钟树上的引脚MCO 输出与时钟监测PA8 可以复用为 MCOMicrocontroller Clock Output把系统时钟分频后从引脚输出用来给外部器件供时钟或拿示波器验证时钟树。这个功能在调试时钟配置时非常好用PLL 倍频系数算错、分频器配错直接从 MCO 量频率就能定位不用靠猜。配置 MCO 时同样要注意PA8 必须先配成复用推挽输出且 MCO 的分频位在 RCC_CFGR 里不在 GPIO 寄存器里——跨模块的配置分散是 STM32 的常态查手册时要顺着信号链一路找过去。4. 中断与调试引脚优先级和“锁死”是怎么发生的4.1 外部中断线16 条线怎么分给几十只脚STM32 的 EXTI 只有 16 条外部中断线而可用作中断的引脚远多于 16 个。机制是EXTI 线 n 由所有端口的第 n 号脚共享比如 EXTI0 可以被 PA0、PB0、PC0 中的任意一个占用但同一时刻只能选一个。选择由 AFIO_EXTICR 寄存器决定。这个设计的取舍很明确用“端口复用中断线”换寄存器面积代价是同一编号的脚不能同时做外部中断。配置顺序也有讲究先开 AFIO 时钟再配 EXTI 线映射到具体端口然后配 EXTI 的触发边沿最后在 NVIC 里使能对应中断通道。顺序错了中断要么不触发要么触发后进错服务函数。更隐蔽的是EXTI 的挂起位需要手动清除如果服务函数里忘了清中断会反复进入主循环被饿死现象是“程序像卡死但 LED 还在闪”。/* PB1 配置为下降沿外部中断映射到 EXTI1 */ #define AFIO_EXTICR1 (*(volatile uint32_t *)0x40010008) #define EXTI_IMR (*(volatile uint32_t *)0x40010400) #define EXTI_FTSR (*(volatile uint32_t *)0x4001040C) #define EXTI_PR (*(volatile uint32_t *)0x40010414) void pb1_exti_falling(void) { AFIO_EXTICR1 ~(0xF 4); /* 清 EXTI1 的端口选择位 */ AFIO_EXTICR1 | (0x1 4); /* 001 选 PB1 */ EXTI_IMR | (1 1); /* 开放 EXTI1 中断屏蔽 */ EXTI_FTSR | (1 1); /* 下降沿触发 */ } void EXTI1_IRQHandler(void) { if (EXTI_PR (1 1)) { EXTI_PR | (1 1); /* 写 1 清除挂起位漏了会反复进中断 */ /* 用户处理逻辑 */ } }参数说明AFIO_EXTICR1每 4 位管一条 EXTI 线值 0~3 分别对应端口 A~D具体范围看封装EXTI_PR是写 1 清零不是写 0 清零这点和很多外设寄存器相反容易记混。4.2 SWD 引脚被复用后为什么连不上SWD 只用两根线SWDIOPA13和 SWCLKPA14。这两个脚在复位后默认就是调试功能但一旦程序里把它们配成普通 GPIO 或别的复用功能调试器下次连接时握手就失败表现为“找不到目标”。更糟的是如果程序里还关了调试时钟或者进了低功耗模式连“复位时短暂连接”的窗口都可能错过。常见的补救办法是按住复位键启动下载、在调试器里配置“Connect under reset”让芯片在复位释放的瞬间被抓住。但这是后悔药不是设计。稳妥的做法是如果项目确实需要把 PA13/PA14 挪作他用在固件里留一个启动延时比如上电后 2 秒内不配置这两个脚给调试器留出连接窗口或者干脆保留 SWD 不复用用别的脚做那两路信号。JTAG 占 5 个脚SWD 只占 2 个资源紧张时优先选 SWD这是引脚预算上的基本取舍。4.3 复用功能冲突两个外设抢同一只脚引脚表里同一只脚往往列了三四行复用功能比如 PA9 既是 USART1_TX又是 TIM1_CH2。如果工程里同时开了 USART1 和 TIM1 的通道 2两者都会往这根信号线上驱动结果是波形叠加、通信乱码。芯片不会检测这种冲突寄存器写进去就是写进去了。排查这类问题的办法是画一张“引脚占用表”把工程里所有外设用到的脚列出来按端口排序看有没有重复。我一般会在工程初期就维护这张表每加一个外设就核对一次比事后拿示波器一根根量快得多。另一个信号是“某个外设时好时坏”尤其是和另一个外设的活动周期相关基本可以锁定是引脚冲突。5. 避坑与排查引脚配置里那些静默失败5.1 现象外设初始化全对引脚就是没波形原因通常是时钟没开全。STM32 的外设时钟分 APB1 和 APB2 两条总线GPIO 和 AFIO 在 APB2USART1 也在 APB2但 USART2/3 在 APB1。只开了 GPIO 时钟没开外设时钟寄存器能写、引脚有静态电平但外设内部逻辑不上电不会有动态信号。解决初始化函数开头统一把涉及的时钟位一次性置好别分散在各处。5.2 现象ADC 读数恒定在满量程附近原因多半是引脚没配成模拟输入数字输入缓冲把信号削平了或者 VDDA 没接、参考电压悬空。解决确认 CNF/MODE 配成模拟模式用万用表量 VDDA 和 VSSA 是否正常再检查采样时间是否够长源阻抗大时把采样周期调大。5.3 现象按键中断疯狂触发主循环不跑原因是 EXTI 挂起位没清或者按键没做消抖机械抖动在几毫秒内产生几十个边沿。解决服务函数里先清挂起位再处理逻辑硬件上并 100nF 电容软件上在中断里记录时间戳做 10~20ms 消抖两者选其一或都用。5.4 现象改了重映射原引脚还在输出旧信号原因是重映射位改了但外设没重新初始化或者改 MAPR 时 AFIO 时钟没开导致写入无效。解决改重映射放在外设使能之前改完重新走一遍外设初始化流程并用 MCO 或示波器确认信号真的搬到了新脚。5.5 现象烧录一次后调试器再也连不上原因是程序把 SWDIO/SWCLK 复用成了普通 GPIO或者进了低功耗模式关了调试时钟。解决用“Connect under reset”模式连接或短接复位脚强制复位长期方案是在固件里保留启动窗口别在复位后立刻抢占这两个脚。6. 设计取舍引脚规划为什么要在写第一行代码之前做完引脚规划这件事本质是在有限物理资源上做多目标优化外设数量、封装引脚数、PCB 布线难度、调试接口保留、未来功能扩展五个约束互相拉扯。STM32F103RCT6 的 64 脚封装给了 51 个可用 IO看起来宽裕但一旦上了 FSMC、SDIO、双 USART 加 SPI很快就捉襟见肘。这时候“先写代码后接线”的顺序就会反噬代码里外设初始化写死了某组脚PCB 打样回来发现那组脚被别的器件占了只能飞线或者改板。我的习惯是在动手前先做三件事。第一把数据手册的引脚定义表复制成一张电子表格每行一只脚列上“默认功能、可复用功能、本工程用途、是否保留调试”填满之后再开始画原理图。第二把 SWD 的两只脚和复位脚标成“不可占用”除非有明确的量产烧录替代方案。第三给每个外设预留一组备用脚写进表格备注改板时不至于推倒重来。这张表看起来是笨功夫但它把“引脚冲突”从运行期的玄学问题变成了设计期的可见问题。验证方法也很直接固件里加一段上电自检把关键引脚的配置寄存器读回来打印和表格逐项比对再用 MCO 输出系统时钟、用示波器量几路关键波形确认时钟树和复用映射真的按预期生效。这套流程走一遍比事后拿万用表一根根查快得多。从那以后我每次开新项目都强制先把引脚占用表填完再写第一行初始化代码哪怕只是点个灯。这份 STM32F103RCT6 引脚功能资料把 GPIO、复用、ADC、中断、时钟、调试六类引脚的功能和配置要点归到了一处正好可以当那张表的底稿用配合数据手册对照着看能少走不少“配置全对却不工作”的弯路。希望帮到你。本文还有配套的精品资源点击获取