第三章 存储系统3.1 存储系统概述3.2 静态随机存取存储器3.1 存储系统概述3.1.1 存储系统的层次结构冯·诺依曼体系里存储器是计算机五大核心部件之一。早期计算机只有单一存储器随着软件、多媒体发展对容量、速度需求越来越高。存储器成本偏高直接用大容量高速存储器性价比很差解决思路就是存储分层搭配多种容量、成本、速度不一样的存储器组合成多级存储系统。1. 程序的局部性原理多级存储的理论依据就是程序局部性原理。1. 时间局部性刚访问过的信息短时间内很可能再次访问2. 空间局部性刚访问地址附近相邻地址的数据大概率也会被访问2. 三级存储系统组成CPU → Cache → 主存 → 辅存1. 寄存器在CPU内部速度最快、数量很少存放当前正在运算的数据和指令CPU可以直接访问。2. Cache高速缓冲存储器在CPU和主存之间速度接近CPU、容量很小、价格贵存放主存里正在使用的数据副本用来匹配CPU和主存的速度差。3. 主存内存半导体存储器速度中等、容量一般、价格中等存放正在运行的程序和数据CPU可以直接访问。4. 辅存外存/辅助存储器磁盘、光盘等速度慢、容量极大、便宜CPU不能直接访问数据必须调入主存CPU才能处理。3. 金字塔结构特点越靠近CPU速度越快、容量越小、单价越高越底层辅存速度越慢、容量越大、价格越便宜。现代CPU还会把Cache再拆分L1 Cache、L2 Cache、L3 Cache。3.1.2 存储器的分类可以按5个维度划分1. 按存储介质划分①半导体存储器速度快②磁表面存储器磁盘、磁带③光存储器光盘④磁、光类存储器断电信息不容易丢失容量大2. 按存取方式划分①随机存取存储器任意地址存取时间都一样和位置无关比如RAM②顺序存取必须按顺序读写速度慢磁带③半顺序直接存取磁盘磁道随机选磁道内部顺序读3. 按读写功能划分①ROM只读存储器正常工作只能读出不能改写放固定程序、固件②RAM随机读写存储器可读可写运行时反复修改数据4. 按信息易失性划分①易失性断电数据丢失RAM属于易失性②非易失性断电数据保留ROM、磁盘、Flash③SRAM、DRAM都属于RAM都是易失④SRAM静态RAM不需要刷新速度快做Cache⑤DRAM动态RAM靠电容存电荷电荷会漏电必须周期性刷新做主存⑥ROM细分掩膜ROM、PROM、EPROM、EEPROM、Flash闪存5. 按和CPU耦合程度划分①内存寄存器、Cache、主存②外存辅存磁盘、光盘等3.1.3 存储器的编址和端模式①存储单元存放一个机器字的单元地址叫字地址②字节存储单元存放1字节地址叫字节地址③编址方式是CPU硬件设计就定好的按字编址 / 按字节编址。④按字节编址更常用一个机器字可能占据多个连续字节地址。1. 大小端端模式多字节数据在内存里的存放顺序①大端big-endian高有效字节放在低地址②小端little-endian低有效字节放在低地址举例32位数 0A0B0C0DH大端低地址依次存0A、0B、0C、0D小端低地址依次存0D、0C、0B、0A考点Intel 64、ARM默认小端模式软件里也可以切换。2. 寻址粒度字寻址一次读写一个字、半字寻址、字节寻址一次读写1字节3.1.4 存储器的技术指标1. 存储容量单位bit、B、KB、MB、GB、TB换算1KB2^10B1MB2^20B1GB2^30B1TB2^40B写法容量 存储字数 × 字长位数例1M×1bit、128K×8bit2. 存取时间访问时间收到读写命令到数据读出/写入完成的时间由硬件决定3. 存储周期存取周期连续两次启动存储器访问的最小间隔存储周期 ≥ 存取时间4. 存储器带宽频宽、数据传输速率单位时间传送的二进制位数单位bit/s公式带宽 W / 存储周期 W是总线宽度bit3.2 静态随机存取存储器 SRAM3.2.1 基本静态存储元阵列SRAM以触发器锁存器作为存储元持续供电就能保存数据断电后数据丢失。SRAM三组外部信号线1. 地址线选中存储单元2. 数据线读写传输数据3. 控制线\overline{R/W}高电平读、低电平写读写不会同时发生。例6根地址线A_0~A_52^664个存储单元4根数据线IO_0~IO_3总容量64\times4位。地址译码输出选择线行线用来打开一行存储元。3.2.2 SRAM逻辑结构双译码大容量SRAM采用双译码二维译码地址分成行地址、列地址行译码、列译码交叉选通单元节省译码电路。以32K×8位芯片举例一共15根地址线A0~A7为行地址A8~A14为列地址存储阵列256行×128列8根数据线。控制信号- CS片选信号低电平有效芯片才能工作- WE写使能低电平执行写操作​- OE读使能低电平执行读操作WE和OE互锁保证读时不写写时不读。3.2.3 SRAM读写时序读周期地址先有效 → CS、OE有效 → I/O端口输出有效数据tRC是读周期。写周期地址先有效 → CS有效 → WE有效I/O送入写入数据并保持稳定tWC是写周期。一般 tRC tWC统称为存取周期。3.2.4 存储器容量扩充公式芯片数量 目标总容量 ÷ 单片容量1. 位扩展字不变扩位数芯片字数满足要求位宽不够。地址线、控制线共用数据线分开并联。例​2. 字扩展位不变扩字数位宽满足要求存储单元数量不够。数据线、读写控制线共用高位地址送到译码器译码输出接到各个芯片的CS同一时刻只选中一片。例子256K×8 扩展成 2048K×8需要8片搭配3-8译码器产生片选信号。3. 字位同时扩展字数、位数都不够先做位扩展组成一组再对组进行字扩展。