简介这份文档面向使用PADS、Altium Designer与Cadence的电子工程师及PCB设计学习者聚焦不同EDA工具之间设计文件互操作的痛点系统梳理了PADS转AD、AD转Cadence、AD转PADS、Cadence转PADS等常见转换路径。内容覆盖原理图与PCB两条主线如PADS logic导出TXT再经AD向导导入、PADS layout导出asc格式、AD原理图另存为DSN、AD PCB经PADS中转Allegro以及Allegro转PADS layout时环境变量设置、skill脚本加载与命令调用等关键环节并提示泪滴选项、版本降级、导入后修复等易错细节。资源包为1个docx文档大小约1.11MB结构按转换方向分章便于按需查阅。目前已有4864人学习下载适合需要跨工具迁移设计文件、排查转换报错的读者参考可帮助快速定位操作入口并理解各步骤的先后逻辑。1. 从一次 PADS 转 AD 翻车说起为什么版本选错就全白干上周帮一个做硬件的朋友处理一块四层板的迁移他要把 PADS 里的老项目挪到 AD 里继续改。结果导出的 asc 文件在 AD6.9 里死活认不出来折腾了一下午才发现是导出时版本选了 2007 而不是 2005。这种坑在 EDA 工具互转里太常见了——PADS、AD、Cadence 三家各有各的格式脾气版本号差一位、勾选项多一个转换就卡死或者丢网络。这份笔记记录的是我实际跑通过的一套互转流程覆盖 PADS 转 AD、AD 转 Cadence、AD 转 PADS、Cadence 转 PADS 四条链路每条都标了具体版本和参数。如果你手头正好有跨工具迁移的板子要处理照着走能少走不少弯路。适合画过至少一块板、对原理图和 PCB 基本操作不陌生的开发者纯新手建议先把其中任意一个工具用熟再来看。2. 环境先列清PADS、AD、Cadence 三件套的版本与目录规划2.1 三个工具装什么版本这套互转流程对版本有硬性要求不是随便装最新版就能跑通。我实测通过的组合是PADS 用 9.5带 translators 组件AD 用 6.9Cadence 用 16.2 或 16.6。为什么 AD 要卡在 6.9因为 PADS ASCII 导入向导在后续版本里改过解析逻辑6.9 对 PADS 2005 格式的兼容性最稳。Cadence 这边16.2 是 orcad 降级保存时的目标版本低于这个版本 PADS Logic 导入 dsn 会报格式不支持。安装时有个容易忽略的点PADS 安装时务必勾选 translators 组件。这个组件默认可能不装但后面 Cadence 转 PADS 那一步全靠它里面的 skill 脚本和环境变量。装完之后去C:\MentorGraphics\9.5PADS\SDD_HOME\translators\看一眼如果这个目录不存在说明 translators 没装上得重新跑安装程序补选。2.2 目录结构与环境变量预埋在开始转换之前先把几个关键路径记下来后面配置环境变量要用。我一般会在桌面建一个EDA_Convert文件夹里面按转换方向分子目录比如PADS2AD、AD2Cadence导出的中间文件全丢进去避免和原始工程混在一起。Cadence 这边需要确认pcbenv文件夹的位置。默认在D:\Cadence\SPB_Data\pcbenv但如果你装的时候改过路径去 Allegro 的安装目录下找pcbenv文件夹。这个路径后面配Home变量要用记错了 skill 脚本加载会失败。提示三个工具不要装在同一块系统盘上尤其是 Cadence 和 PADS 同时跑转换脚本时IO 占用不低。我一般把 PADS 和 Cadence 分盘装中间文件放第三块盘。2.3 转换前的通用检查清单不管走哪条转换链路动手之前先过一遍这几项原理图有没有未连接的悬空网络、PCB 有没有未铺铜的区域、泪滴有没有加。泪滴这个点单独拎出来说——PADS 导出 asc 时如果勾了 Teardrops导入 AD 的过程会变得异常缓慢有时候一块小板子能卡十几分钟。所以导出前要么不加泪滴要么在导出选项里把 Teardrops 取消勾选。另外所有转换操作建议在原始工程的副本上做别直接拿生产文件开刀。转换过程中格式解析出问题是常有的事留个后悔药比什么都强。3. PADS 转 AD原理图与 PCB 两条链路的具体操作3.1 PADS Logic 转 AD 原理图PADS Logic 的原理图不能直接给 AD 读得先导出成中间格式。操作路径是在 PADS Logic 里打开原理图选择导出格式选 TXT版本选 2005。注意这里版本只有 2005 和 2007 两个选项必须选 2005选 2007 的话 AD6.9 的导入向导会提示格式不识别。导出完成后打开 AD6.9走文件 → 向导导入在向导里选择PADS ASCII Design And Library Files这个选项。然后浏览到刚才导出的 TXT 文件后面几步全部点下一步直到完成。转换完成后 AD 会生成一个 SchDoc 文件打开检查一下网络标号和元件标号有没有丢失。常见的情况是电源网络偶尔会变成普通网络手动改一下网络类就行。# 导出后的文件结构参考以某四层板为例 PADS2AD/ ├── schematic_export.txt # PADS Logic 导出的原理图 TXT ├── pcb_export.asc # PADS Layout 导出的 PCB ASC └── AD_import/ # AD 导入后的工程目录 ├── Project.PrjPcb ├── Sheet1.SchDoc └── PCB1.PcbDoc上面这个目录结构是我习惯的整理方式TXT 和 asc 分开放AD 导入后单独建工程目录方便回溯是哪一步出的问题。3.2 PADS Layout 转 AD PCBPCB 转换比原理图多几个勾选项也是最容易翻车的地方。先在 PADS Layout 里打开检查无误的 PCB确认铺铜已经完成。然后选择导出格式选 asc版本选 2005。关键在导出选项对话框里Teardrops 不要勾其他保持默认。勾了泪滴的话AD 导入时解析泪滴圆弧会反复重试板子越大越慢。导出 asc 之后AD6.9 里同样走向导导入这次选PADS ASCII Design And Library Files浏览到 asc 文件一路下一步。导入完成后重点检查三样铜皮有没有丢、过孔盖油设置有没有变、层叠结构对不对。我遇到过好几次铜皮丢失的情况原因是 PADS 里的铜皮用了动态铺铜而 AD 导入时按静态处理了重新铺一次铜就能解决。3.3 转换后的网络与规则修复导入 AD 之后不要急着布线先跑一遍设计规则检查。PADS 和 AD 的默认规则差异挺大比如 PADS 里常见的 6mil 线宽在 AD 里可能触发规则报错。我一般会新建一个规则集把线宽、间距、过孔尺寸按原 PADS 工程的约束重新设一遍。网络类也要手动整理。PADS 里的网络类导入 AD 后有时候会变成散网络尤其是差分对。如果原工程有差分对导入后需要在 AD 的 PCB 面板里重新定义差分对不然布线时用不了差分走线功能。4. AD 转 Cadence原理图另存与 PCB 的迂回路线4.1 AD 原理图转 OrCADAD 原理图转 Cadence 的 OrCAD 相对直接。在 AD 里打开要转换的工程选择文件 → Save Project As在保存类型里选 DSN 格式。弹出对话框时注意勾选“处理所有组件”这个选项不勾的话多部件元件比如一个芯片分几个 Part会丢失部分单元。保存出 DSN 文件后打开 Cadence 的 OrCAD Capture直接打开这个 DSN 文件就行。转换完成后检查元件属性里的 PCB Footprint 字段有没有保留这个字段丢了的话后面导网表到 Allegro 会找不到封装。4.2 AD PCB 转 Allegro 的迂回方案AD 的 PCB 文件不能直接转 Allegro这是工具链的限制。常用的做法是走 AD → PADS → Allegro 这条迂回路线。具体操作先把 AD 的 PCB 按前面 PADS 转 AD 的反向思路处理——在 AD 里导出成 PADS 能识别的格式然后用 PADS Layout 打开再从 PADS 导出 Allegro 能读的格式。这条链路里最容易出问题的是中间格式的版本匹配。AD 导出时选 PADS 2005 格式PADS 打开后再导出 asc 时也选 2005最后 Allegro 导入时用它的 PADS 导入器读 asc。每一步的版本号要一致跳版本大概率丢元素。# AD PCB 转 Allegro 的迂回链路 AD PCB (.PcbDoc) → 导出 PADS 2005 格式 → PADS Layout 打开并检查 → PADS 导出 asc (版本 2005) → Allegro 导入 asc → 检查铜皮、过孔、层叠上面这个链路我跑过几次转换成功率取决于原 AD 工程的规范程度。如果 AD 里用了大量自定义焊盘或者异形铜皮中间转换丢元素的概率会明显上升转完后要仔细核对。4.3 转换后的封装库匹配AD 转 Cadence 之后封装库往往对不上。AD 的封装命名习惯和 Cadence 不一样比如 AD 里叫SOIC-8的封装Cadence 里可能叫SOIC127P600X175-8N。转换完成后需要在 Allegro 的封装库里逐个匹配或者用 Cadence 的 Library Manager 做批量映射。我一般会先在 AD 里导出元件清单把封装名整理成表格然后在 Cadence 里对照着改。这一步费时间但省不了封装对不上后面根本没法布线。5. AD 转 PADS 与 Cadence 转 PADS反向链路的配置细节5.1 AD 原理图转 PADS LogicAD 原理图转 PADS Logic 走的是 AD → OrCAD → PADS 这条线。先在 AD 里把原理图另存为 DSN 格式然后用 OrCAD Capture 打开并另存为低版本 DSN16.2 或更低最后在 PADS Logic 里选择文件 → 导入选 DSN 文件完成转换。这里的关键是 OrCAD 另存时的版本选择。PADS Logic 对 DSN 版本有上限高于 16.2 的 DSN 它读不了。所以中间用 OrCAD 过一道把版本降下来。降版本时注意勾选“保留所有属性”不然元件参数会丢。5.2 AD PCB 转 PADS LayoutAD 的 PCB 转 PADS 有现成的转换器不用走迂回路线。打开 PADS Layout Translator操作分四步添加文件选 AD 的 PcbDoc、选择保存位置、转换选项选Protel/Altium、点击转换。转换完成后打开 PADS Layout选择文件 → 导入选转换器生成的 .PCB 文件。导入后如果看不到板子按 CtrlB 缩放全图。这个快捷键在 PADS 里是 fit 到窗口的意思有时候导入后视图停在空白区域按一下就能看到板子。导入后同样要检查铜皮和过孔转换器对 AD 的动态铜皮支持一般可能需要重新铺铜。5.3 Cadence 转 PADS环境变量与 Skill 脚本配置Cadence 转 PADS 是这几条链路里配置最复杂的一条核心在 Allegro 转 PADS Layout 这一步。先配三个环境变量# 用户环境变量配置Windows 系统属性 → 高级 → 环境变量 AEX_BIN_ROOT C:\MentorGraphics\9.5PADS\SDD_HOME\translators\win32\bin AEX_ENABLE_JOBPREFS_LAYER_FIX 1 Home D:\Cadence\SPB_Data\pcbenvAEX_BIN_ROOT指向 PADS translators 的 bin 目录这是转换脚本的可执行文件位置。AEX_ENABLE_JOBPREFS_LAYER_FIX设为 1 是开启层映射修复不设的话转换后层叠可能错乱。Home指向 Cadence 的 pcbenv 目录skill 脚本从这里加载。配完环境变量后把 PADS 安装目录下translators\skill_scripts里的所有文件复制到 Cadence 的pcbenv\pcbenv目录下。注意是 pcbenv 下面嵌套的那个 pcbenv 文件夹别复制到外层去了。复制完成后用 Allegro 打开要转换的 PCB 文件在 Command 栏输入skill load dfl_main.il回车后如果返回t说明脚本加载成功。注意引号不能少load和引号之间有一个空格。然后继续输入main out回车后会弹出对话框点击StarOneWay Translation等待运行结束。运行过程中 Command 栏不能有报错有报错的话根据提示排查通常是环境变量路径不对或者 skill 文件没复制全。运行成功后 Command 栏会提示DONE。最后打开 PADS Layout选择文件 → 导入选 Allegro 导出的中间文件等待转换完成。转换完成后打开 PCB 检查重点看层叠和网络。5.4 OrCAD 转 PADS Logic 的降版本操作OrCAD 转 PADS Logic 比 Allegro 转 PADS Layout 简单核心操作是降版本。在 OrCAD Capture 里打开 dsn 文件选择文件 → Save As版本选 16.2。保存后用 PADS Logic 打开选择文件 → 导入选降版本后的 dsn 文件完成转换。降版本时如果原工程用了高版本特有的功能比如某些高级约束降版本后这些约束会丢失需要在 PADS 里重新设。我一般会在降版本前把约束导出成文本备查转完在 PADS 里对照着重设一遍。6. 装完怎么验证四条链路的跑通检查与我的收尾习惯转换做完不等于跑通得有一套验证方法确认文件真的能用。我一般按下面这个清单过一遍每条链路都适用。检查项验证方法合格标准网络完整性对比转换前后的网络表网络数量和名称一致元件完整性对比元件清单位号、封装、参数无丢失铜皮与过孔目视检查 DRC无丢失铜皮过孔盖油设置正确层叠结构查看层叠管理器层数和顺序与原工程一致设计规则跑一遍 DRC无新增违规线宽间距符合原约束网络完整性是最关键的。转换丢网络是高频问题尤其是电源和地网络。我的做法是在原工具里导出网络表转换后在目标工具里再导出一份用文本对比工具 diff 一下。如果网络数量对不上回去查是哪一步丢了。元件完整性检查主要看多部件元件和异形焊盘。多部件元件在跨工具转换时容易只保留一个 Part异形焊盘则可能被简化成矩形。这两类问题在原理图转换里更常见PCB 转换相对好一些。铜皮和过孔用目视加 DRC 就能发现大部分问题。导入后先按 CtrlB 全图看一眼有没有明显的缺铜区域。然后跑 DRC看有没有因为铜皮丢失导致的间距报错。过孔重点看盖油设置PADS 和 AD 对过孔盖油的处理逻辑不同转换后经常需要手动改。层叠结构在 Cadence 转 PADS 那条链路里要特别留意。AEX_ENABLE_JOBPREFS_LAYER_FIX这个变量就是干这个的但即便设了 1偶尔还是会有层映射错位。导入后打开层叠管理器逐层核对名称和类型。设计规则跑 DRC 是最后一道关。转换后的规则往往和原工程有差异DRC 报错不一定是真错可能是规则没设对。我的习惯是先把原工程的规则导出来在目标工具里重建一遍然后再跑 DRC这样报出来的错才是真问题。从那以后我每次做跨工具转换都强制走一遍这个验证清单哪怕只是转一块小板子。有次偷懒没对网络表结果板子打样回来发现地网络少连了一路飞线飞得很难看。希望这些步骤能帮你一次跑通少打一次废板。本文还有配套的精品资源点击获取